Digital encryption processor (Part I) VLSI implementation of data encryption standard (DES)/
Perlaksanaan Piawai Enkripsi Data (DES) dengan litar terpadu memberikan kepantasan enkripsi yang tinggi. Projek ini adalah berkenaan dengan rekabentuk dua litar terpadu CMOS yang melaksanakan DES. Bahagian I projek ini termasuk rekabentuk chip DES yang mengandungi litar untuk mengenkrip dan mendekri...
| Main Author: | |
|---|---|
| Format: | |
| Published: |
1992
|
| Subjects: |
| _version_ | 1796667903723962368 |
|---|---|
| author | 266808 Low, Chee Kong |
| author_facet | 266808 Low, Chee Kong |
| author_sort | 266808 Low, Chee Kong |
| collection | OCEAN |
| description | Perlaksanaan Piawai Enkripsi Data (DES) dengan litar terpadu memberikan kepantasan enkripsi yang tinggi. Projek ini adalah berkenaan dengan rekabentuk dua litar terpadu CMOS yang melaksanakan DES. Bahagian I projek ini termasuk rekabentuk chip DES yang mengandungi litar untuk mengenkrip dan mendekrip. Dengan menggunakan satu chip microsequencer (Bahagian II projek), chip DES dapat mengekrip dan mendekrip dalam mode ECB. Laporan ini menerangkan dengan terperinchi rekabentuk chip DES. |
| first_indexed | 2024-03-04T18:08:20Z |
| format | |
| id | KOHA-OAI-TEST:113260 |
| institution | Universiti Teknologi Malaysia - OCEAN |
| last_indexed | 2024-03-04T18:08:20Z |
| publishDate | 1992 |
| record_format | dspace |
| spelling | KOHA-OAI-TEST:1132602020-12-19T17:02:00ZDigital encryption processor (Part I) VLSI implementation of data encryption standard (DES)/ 266808 Low, Chee Kong 1992Perlaksanaan Piawai Enkripsi Data (DES) dengan litar terpadu memberikan kepantasan enkripsi yang tinggi. Projek ini adalah berkenaan dengan rekabentuk dua litar terpadu CMOS yang melaksanakan DES. Bahagian I projek ini termasuk rekabentuk chip DES yang mengandungi litar untuk mengenkrip dan mendekrip. Dengan menggunakan satu chip microsequencer (Bahagian II projek), chip DES dapat mengekrip dan mendekrip dalam mode ECB. Laporan ini menerangkan dengan terperinchi rekabentuk chip DES.Project paper (Bachelor of Electrical Engineering) - Universiti Teknologi Malaysia, 1992Perlaksanaan Piawai Enkripsi Data (DES) dengan litar terpadu memberikan kepantasan enkripsi yang tinggi. Projek ini adalah berkenaan dengan rekabentuk dua litar terpadu CMOS yang melaksanakan DES. Bahagian I projek ini termasuk rekabentuk chip DES yang mengandungi litar untuk mengenkrip dan mendekrip. Dengan menggunakan satu chip microsequencer (Bahagian II projek), chip DES dapat mengekrip dan mendekrip dalam mode ECB. Laporan ini menerangkan dengan terperinchi rekabentuk chip DES.16PRZSLDigital electronicsIntegrated circuits |
| spellingShingle | Digital electronics Integrated circuits 266808 Low, Chee Kong Digital encryption processor (Part I) VLSI implementation of data encryption standard (DES)/ |
| title | Digital encryption processor (Part I) VLSI implementation of data encryption standard (DES)/ |
| title_full | Digital encryption processor (Part I) VLSI implementation of data encryption standard (DES)/ |
| title_fullStr | Digital encryption processor (Part I) VLSI implementation of data encryption standard (DES)/ |
| title_full_unstemmed | Digital encryption processor (Part I) VLSI implementation of data encryption standard (DES)/ |
| title_short | Digital encryption processor (Part I) VLSI implementation of data encryption standard (DES)/ |
| title_sort | digital encryption processor part i vlsi implementation of data encryption standard des |
| topic | Digital electronics Integrated circuits |
| work_keys_str_mv | AT 266808lowcheekong digitalencryptionprocessorpartivlsiimplementationofdataencryptionstandarddes |