Digital encryption processor (Part I) VLSI implementation of data encryption standard (DES)/
Perlaksanaan Piawai Enkripsi Data (DES) dengan litar terpadu memberikan kepantasan enkripsi yang tinggi. Projek ini adalah berkenaan dengan rekabentuk dua litar terpadu CMOS yang melaksanakan DES. Bahagian I projek ini termasuk rekabentuk chip DES yang mengandungi litar untuk mengenkrip dan mendekri...
Main Author: | 266808 Low, Chee Kong |
---|---|
Format: | |
Published: |
1992
|
Subjects: |
Similar Items
-
VLSI design of digital encryption standard processor /
by: 175489 Nasir Shaikh Husin -
Digital encryption processor (Part II) VLSI implementation of microsequencer/
by: 266587 Hong, Tian Yan
Published: (1992) -
VLSI design of digital encryption processor /
by: 222687 Tan, Choon Kwang -
VLSI design of digital encryption processor (DEP) /
by: 252669 Krishna Kumar Musalayah -
Circuit design and layout of digital encryption processor
by: 200848 Amanludin Md. Saad
Published: (1993)