| Summary: | Pengukur Kadar Kesalahan Bit (Bit Error Rate) untuk sistem perhubungan digitadalah sangat penting. Ia menunjukkan keboleharapan sistem perhubungan tersebut. Sebelum ini, satu alat pengukuran kadar kesalahan bit berkos rendahdengan keupayaan yang memadai telah disediakan di Makmal Pemproses IsyaratDigit. Litar pengukuran kadar kesalahan bit ini direkabentuk dengan menganggap bahawa kedua-dua isyarat hantar dan terima berada pada jarak yang dekat.Maka, Isyarat rujukan boleh disadap dan disuapkan secara terus dati penghantar (Transmitter) untuk tujuan sampelan. Walaubagaimanapun, untuk pengguna yang tertentu, isyarat hantar dan isyarat terima berada pada satu jarak jauh.Dengan itu, satu litar penyarian pemasaan (timing extraction) adalah diperlukan untuk tujuan sampelan.Dengan bantuan alat asas perhubungan, litar pengukuran kadar kesalahan bit yang disebutkan diatas telah diubahsuai dan direkabentuk semula dalam projekini. Satu litar penyarian pemasaan dengan menggunakan teknik sistem gelungterkunci fasa (phase-locked loop) telah ditambahkan pada hujung penerima(receiver). Isyarat jam (clock signal) ini kemudiannya dikuncikan kepadaisyarat terima untuk tujuan sampelan.Dalam projek ini, satu penjana isyarat pseudorawak lelurus 5-peringkat(5-stage linear pseudo-random signal generator) telah direkabentuk untukmenghasilkan satu isyarat keluaran rawak. Ini adalah kerana data dalam sistem perhubungan adalah dihantar secara rawak. Selain daripada itu, penapis pemuat suis (switched capacitor filter) yang digunakan sebagai satu penapis lulus rendah (low pass filter) boleh laras telah ditambah pada hujung penghantar untuk membulatkan isyarat segiempat antipodal.
|
|---|