Text this: Synthesizable VHDL design for FPGAs /