Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate
Um ambiente de programação desenvolvido em VHDL para células de memória analógicas do tipo CMOS Floating-Gates é apresentado. Uma malha de controle digital compara o alvo pré-ajustado pelo usuário com o estado atual do Floating-Gate e através da aplicação de pulsos controlados, o novo valor analógic...
Main Authors: | , |
---|---|
Format: | Article |
Language: | English |
Published: |
Universidade Estadual de Londrina
2005-07-01
|
Series: | Semina: Ciências Exatas e Tecnológicas |
Subjects: | |
Online Access: | https://ojs.uel.br/revistas/uel/index.php/semexatas/article/view/1581 |
_version_ | 1797946485230272512 |
---|---|
author | Fernando Cardoso Castaldo Carlos Alberto dos Reis Filho |
author_facet | Fernando Cardoso Castaldo Carlos Alberto dos Reis Filho |
author_sort | Fernando Cardoso Castaldo |
collection | DOAJ |
description | Um ambiente de programação desenvolvido em VHDL para células de memória analógicas do tipo CMOS Floating-Gates é apresentado. Uma malha de controle digital compara o alvo pré-ajustado pelo usuário com o estado atual do Floating-Gate e através da aplicação de pulsos controlados, o novo valor analógico é memorizado. Este circuito pode ser utilizado em células de trimming analógico em aplicações VLSI, onde o pós-processamento do circuito integrado é proibitivo devido aos altos custos envolvidos.
|
first_indexed | 2024-04-10T21:11:52Z |
format | Article |
id | doaj.art-3f21ba9fdcf946c4acd0961ecc2bf6d0 |
institution | Directory Open Access Journal |
issn | 1676-5451 1679-0375 |
language | English |
last_indexed | 2024-04-10T21:11:52Z |
publishDate | 2005-07-01 |
publisher | Universidade Estadual de Londrina |
record_format | Article |
series | Semina: Ciências Exatas e Tecnológicas |
spelling | doaj.art-3f21ba9fdcf946c4acd0961ecc2bf6d02023-01-20T20:36:37ZengUniversidade Estadual de LondrinaSemina: Ciências Exatas e Tecnológicas1676-54511679-03752005-07-0126110.5433/1679-0375.2005v26n1p51Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-GateFernando Cardoso Castaldo0Carlos Alberto dos Reis Filho1Universidade Estadual de LondrinaUniversidade Estadual de CampinasUm ambiente de programação desenvolvido em VHDL para células de memória analógicas do tipo CMOS Floating-Gates é apresentado. Uma malha de controle digital compara o alvo pré-ajustado pelo usuário com o estado atual do Floating-Gate e através da aplicação de pulsos controlados, o novo valor analógico é memorizado. Este circuito pode ser utilizado em células de trimming analógico em aplicações VLSI, onde o pós-processamento do circuito integrado é proibitivo devido aos altos custos envolvidos. https://ojs.uel.br/revistas/uel/index.php/semexatas/article/view/1581Floating-GateTrimmingVHDL. |
spellingShingle | Fernando Cardoso Castaldo Carlos Alberto dos Reis Filho Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate Semina: Ciências Exatas e Tecnológicas Floating-Gate Trimming VHDL. |
title | Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate |
title_full | Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate |
title_fullStr | Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate |
title_full_unstemmed | Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate |
title_short | Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate |
title_sort | ambiente de programacao descrito em vhdl para celula de memoria analogica do tipo floating gate |
topic | Floating-Gate Trimming VHDL. |
url | https://ojs.uel.br/revistas/uel/index.php/semexatas/article/view/1581 |
work_keys_str_mv | AT fernandocardosocastaldo ambientedeprogramacaodescritoemvhdlparaceluladememoriaanalogicadotipofloatinggate AT carlosalbertodosreisfilho ambientedeprogramacaodescritoemvhdlparaceluladememoriaanalogicadotipofloatinggate |