一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现
在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,针对降低时延方法的研究也较少。文章针对目前光网络中广泛使用的KP4前向纠错编码,即里德-所罗门（RS）（544,514）码,提出了递推并行的编、译码结构,并通过现场可编程门阵列实现,编码器吞吐量超过17 Gbit/s,延时<0.3μs,译码器吞吐量约为66 Gbit/s,延时约为0.17μs。...
| Main Authors: | , |
|---|---|
| Format: | Article |
| Language: | zho |
| Published: |
《光通信研究》编辑部
2019-01-01
|
| Series: | Guangtongxin yanjiu |
| Subjects: | |
| Online Access: | http://www.gtxyj.com.cn/thesisDetails#10.13756/j.gtxyj.2019.06.005 |
| _version_ | 1797939332751818752 |
|---|---|
| author | 施泓昊 吕建新 |
| author_facet | 施泓昊 吕建新 |
| author_sort | 施泓昊 |
| collection | DOAJ |
| description | 在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,针对降低时延方法的研究也较少。文章针对目前光网络中广泛使用的KP4前向纠错编码,即里德-所罗门（RS）（544,514）码,提出了递推并行的编、译码结构,并通过现场可编程门阵列实现,编码器吞吐量超过17 Gbit/s,延时<0.3μs,译码器吞吐量约为66 Gbit/s,延时约为0.17μs。 |
| first_indexed | 2024-04-10T19:15:10Z |
| format | Article |
| id | doaj.art-8635168a643d42e7835885398504ccbe |
| institution | Directory Open Access Journal |
| issn | 1005-8788 |
| language | zho |
| last_indexed | 2024-04-10T19:15:10Z |
| publishDate | 2019-01-01 |
| publisher | 《光通信研究》编辑部 |
| record_format | Article |
| series | Guangtongxin yanjiu |
| spelling | doaj.art-8635168a643d42e7835885398504ccbe2023-01-30T10:05:54Zzho《光通信研究》编辑部Guangtongxin yanjiu1005-87882019-01-01212627534713一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现施泓昊吕建新在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,针对降低时延方法的研究也较少。文章针对目前光网络中广泛使用的KP4前向纠错编码,即里德-所罗门（RS）（544,514）码,提出了递推并行的编、译码结构,并通过现场可编程门阵列实现,编码器吞吐量超过17 Gbit/s,延时<0.3μs,译码器吞吐量约为66 Gbit/s,延时约为0.17μs。http://www.gtxyj.com.cn/thesisDetails#10.13756/j.gtxyj.2019.06.005超100 Gbit/s光网络;KP4前向纠错编码;低时延;里德-所罗门并行编码;里德-所罗门并行译码 |
| spellingShingle | 施泓昊 吕建新 一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现 Guangtongxin yanjiu 超100 Gbit/s光网络;KP4前向纠错编码;低时延;里德-所罗门并行编码;里德-所罗门并行译码 |
| title | 一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现 |
| title_full | 一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现 |
| title_fullStr | 一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现 |
| title_full_unstemmed | 一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现 |
| title_short | 一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现 |
| title_sort | 一种100 gbit s 400 gbit s光网络低时延fec编译码的fpga实现 |
| topic | 超100 Gbit/s光网络;KP4前向纠错编码;低时延;里德-所罗门并行编码;里德-所罗门并行译码 |
| url | http://www.gtxyj.com.cn/thesisDetails#10.13756/j.gtxyj.2019.06.005 |
| work_keys_str_mv | AT shīhónghào yīzhǒng100gbits400gbitsguāngwǎngluòdīshíyánfecbiānyìmǎdefpgashíxiàn AT lǚjiànxīn yīzhǒng100gbits400gbitsguāngwǎngluòdīshíyánfecbiānyìmǎdefpgashíxiàn |