ВЕРИФИКАЦИЯ ЛОГИЧЕСКИХ СХЕМ, РЕАЛИЗУЮЩИХ СИСТЕМЫ ЧАСТИЧНЫХ БУЛЕВЫХ ФУНКЦИЙ
Рассматривается задача верификации логических схем, реализующих системы частично определенных булевых функций. Описываются VHDL-модели различных форм задания таких систем. Предлагается программа для решения рассматриваемой задачи на основе совместного использования троичного параллельного моделирова...
| বিন্যাস: | প্রবন্ধ |
|---|---|
| ভাষা: | Russian |
| প্রকাশিত: |
National Academy of Sciences of Belarus, the United Institute of Informatics Problems
2018-04-01
|
| মালা: | Informatika |
| অনলাইন ব্যবহার করুন: | https://inf.grid.by/jour/article/view/354 |