ВЕРИФИКАЦИЯ ЛОГИЧЕСКИХ СХЕМ, РЕАЛИЗУЮЩИХ СИСТЕМЫ ЧАСТИЧНЫХ БУЛЕВЫХ ФУНКЦИЙ

ВЕРИФИКАЦИЯ ЛОГИЧЕСКИХ СХЕМ, РЕАЛИЗУЮЩИХ СИСТЕМЫ ЧАСТИЧНЫХ БУЛЕВЫХ ФУНКЦИЙ

Рассматривается задача верификации логических схем, реализующих системы частично определенных булевых функций. Описываются VHDL-модели различных форм задания таких систем. Предлагается программа для решения рассматриваемой задачи на основе совместного использования троичного параллельного моделирова...

Ausführliche Beschreibung

Bibliographische Detailangaben
Format: Artikel
Sprache:Russian
Veröffentlicht: National Academy of Sciences of Belarus, the United Institute of Informatics Problems 2018-04-01
Schriftenreihe:Informatika
Online Zugang:https://inf.grid.by/jour/article/view/354

Ähnliche Einträge

Ähnliche Einträge