ВЕРИФИКАЦИЯ ЛОГИЧЕСКИХ СХЕМ, РЕАЛИЗУЮЩИХ СИСТЕМЫ ЧАСТИЧНЫХ БУЛЕВЫХ ФУНКЦИЙ

Рассматривается задача верификации логических схем, реализующих системы частично определенных булевых функций. Описываются VHDL-модели различных форм задания таких систем. Предлагается программа для решения рассматриваемой задачи на основе совместного использования троичного параллельного моделирова...

詳細記述

書誌詳細
フォーマット: 論文
言語:Russian
出版事項: National Academy of Sciences of Belarus, the United Institute of Informatics Problems 2018-04-01
シリーズ:Informatika
オンライン・アクセス:https://inf.grid.by/jour/article/view/354

類似資料