ВЕРИФИКАЦИЯ ЛОГИЧЕСКИХ СХЕМ, РЕАЛИЗУЮЩИХ СИСТЕМЫ ЧАСТИЧНЫХ БУЛЕВЫХ ФУНКЦИЙ

Рассматривается задача верификации логических схем, реализующих системы частично определенных булевых функций. Описываются VHDL-модели различных форм задания таких систем. Предлагается программа для решения рассматриваемой задачи на основе совместного использования троичного параллельного моделирова...

全面介紹

書目詳細資料
格式: Article
語言:Russian
出版: National Academy of Sciences of Belarus, the United Institute of Informatics Problems 2018-04-01
叢編:Informatika
在線閱讀:https://inf.grid.by/jour/article/view/354

相似書籍