Diseño e implementación de un sistema de recuperación de la temporización asíncrono totalmente digital
Este trabajo describe el diseño e implementación de una unidad de recuperación de la temporización completamente digital, para un sistema de comunicación que utiliza recepción paralela de datos, con modulación 4-PAM, filtrado Raised Cosine y una frecuencia nominal de muestreo de 1,1 GHz. Se explica...
Main Authors: | , |
---|---|
Format: | Article |
Language: | Spanish |
Published: |
Instituto Tecnológico de Costa Rica
2015-06-01
|
Series: | Tecnología en Marcha |
Subjects: | |
Online Access: | https://revistas.tec.ac.cr/index.php/tec_marcha/article/view/2332 |
Summary: | Este trabajo describe el diseño e implementación de una unidad de recuperación de la temporización completamente digital, para un sistema de comunicación que utiliza recepción paralela de datos, con modulación 4-PAM, filtrado Raised Cosine y una frecuencia nominal de muestreo de 1,1 GHz. Se explica el diseño de los diferentes bloques dentro del sistema, así como los resultados pertinentes a las simulaciones y la implementación física en FPGA.
|
---|---|
ISSN: | 0379-3982 2215-3241 |