Realizacija kriptoloških algoritama u sistemima velikih protoka podataka / Implementation of cryptology algorithms in high bit rate systems / Реализация алгоритмов шифрования в системах с высоким информационным траффиком
U radu je analizirana implementacija kriptoloških algoritama tako da se dobiju što je moguće bolje performanse sa aspekta brzine. Na taj način pruža se podrška zaštićene komunikacije između dva učesnika sa što je moguće manjim uticajem na performanse date mrežne infrastrukture. U radu je objašnjena...
| Main Authors: | , |
|---|---|
| Format: | Article |
| Language: | English |
| Published: |
University of Defence in Belgrade
2015-07-01
|
| Series: | Vojnotehnički Glasnik |
| Subjects: | |
| Online Access: | http://aseestant.ceon.rs/index.php/vtg/article/view/7392 |
| _version_ | 1818461735380582400 |
|---|---|
| author | Nikola M. Jaćimović Bratislav Ž. Planić |
| author_facet | Nikola M. Jaćimović Bratislav Ž. Planić |
| author_sort | Nikola M. Jaćimović |
| collection | DOAJ |
| description | U radu je analizirana implementacija kriptoloških algoritama tako da se dobiju što je moguće bolje performanse sa aspekta brzine. Na taj način pruža se podrška zaštićene komunikacije između dva učesnika sa što je moguće manjim uticajem na performanse date mrežne infrastrukture. U radu je objašnjena razlika između hardverske i softverske realizacije algoritama za šifrovanje. Prikazane su osnovne karakteristike FPGA čipova i napredne mogućnosti VHDL jezika za dizajniranje koji su korišćeni za implementaciju šifarskog algoritma. Za implementaciju je odabran AES-256 algoritam šifrovanja koji ne samo da predstavlja jedan od najpoznatijih javnih algoritama danas, već se jednako dobro pokazao kako u hardverskoj tako i u softverskoj varijanti. Razvojno okruženje koje je korišćeno je Xilinx ISE Design Suite, a razvojne ploče Xilinx Spartan SP-605 i Xilinx Kintex KC-705. Svi dobijeni rezultati odgovaraju uređajima koji u sebi imaju Spartan®-6, odnosno Kintex®-7 čip. / This paper analyzes the implementation of cryptology algorithms in order to obtain the best possible performance in terms of speed, thus providing support for protected communication between two participants with the smallest possible impact on the performance of the given network infrastructure. The paper explains the difference between the hardware and software implementation of encryption algorithms. It shows the main characteristics of FPGA chips and the advanced technics of the VHDL design language that were used for the implementation of crypto algorithms. The AES-256 encryption algorithm is selected for the implementation since it has proven to be good both in hardware and in software versions. The development environment used is the Xilinx ISE Design Suite as well as the development boards Xilinx Spartan SP-605th and Xilinx Kintex KC-705th. All the results correspond to the devices that contain Spartan®-6 and Kintex®-7 chips. / В этой статье анализируется применение алгоритмов шифрования, с учетом требований производительности. Таким образом, обеспечивая поддержку защищенного соединения, оказывается наименьшее возможное влияние на производительность сетевой инфраструктуры. Также в работе разъяснены различия между аппаратным и программным способами реализации алгоритмов шифрования. Приведены основные характеристики
FPGA-чипов(ПЛИС) и перспективы использования языка проектирования VHDL при разработке алгоритмов шифрования. Для применения был выбран алгоритм шифрования AES-256, который не только является одним из самых известных на сегодняшний день, но одинаково хорошо зарекомендовал себя как в аппаратных, так и в программных версиях. При разработке использовался пакет программ Xilinx ISE Design Suite, предназначенный для реализации цифровых систем на базе ПЛИС фирмы Xilinx и
аппаратно-программные наборы Spartan®-6 FPGA SP605 и Xilinx Kintex-7 FPGA KC705. Полученные результаты поддерживаются всеми устройствами на базе ПЛИС Spartan®-6 или Kintex®-7. |
| first_indexed | 2024-12-14T23:50:52Z |
| format | Article |
| id | doaj.art-aed8a2ec4e6246239edacb11e0e9767e |
| institution | Directory Open Access Journal |
| issn | 0042-8469 2217-4753 |
| language | English |
| last_indexed | 2024-12-14T23:50:52Z |
| publishDate | 2015-07-01 |
| publisher | University of Defence in Belgrade |
| record_format | Article |
| series | Vojnotehnički Glasnik |
| spelling | doaj.art-aed8a2ec4e6246239edacb11e0e9767e2022-12-21T22:43:15ZengUniversity of Defence in BelgradeVojnotehnički Glasnik0042-84692217-47532015-07-0163306308610.5937/vojtehg63-7392Realizacija kriptoloških algoritama u sistemima velikih protoka podataka / Implementation of cryptology algorithms in high bit rate systems / Реализация алгоритмов шифрования в системах с высоким информационным траффикомNikola M. Jaćimović0Bratislav Ž. Planić1Vojska Srbije, Generalštab, Uprava za telekomunikacije i informatiku (J-6), Centar za primenjenu matematiku i elektroniku, BeogradVojska Srbije, Generalštab, Uprava za telekomunikacije i informatiku (J-6), Centar za primenjenu matematiku i elektroniku, BeogradU radu je analizirana implementacija kriptoloških algoritama tako da se dobiju što je moguće bolje performanse sa aspekta brzine. Na taj način pruža se podrška zaštićene komunikacije između dva učesnika sa što je moguće manjim uticajem na performanse date mrežne infrastrukture. U radu je objašnjena razlika između hardverske i softverske realizacije algoritama za šifrovanje. Prikazane su osnovne karakteristike FPGA čipova i napredne mogućnosti VHDL jezika za dizajniranje koji su korišćeni za implementaciju šifarskog algoritma. Za implementaciju je odabran AES-256 algoritam šifrovanja koji ne samo da predstavlja jedan od najpoznatijih javnih algoritama danas, već se jednako dobro pokazao kako u hardverskoj tako i u softverskoj varijanti. Razvojno okruženje koje je korišćeno je Xilinx ISE Design Suite, a razvojne ploče Xilinx Spartan SP-605 i Xilinx Kintex KC-705. Svi dobijeni rezultati odgovaraju uređajima koji u sebi imaju Spartan®-6, odnosno Kintex®-7 čip. / This paper analyzes the implementation of cryptology algorithms in order to obtain the best possible performance in terms of speed, thus providing support for protected communication between two participants with the smallest possible impact on the performance of the given network infrastructure. The paper explains the difference between the hardware and software implementation of encryption algorithms. It shows the main characteristics of FPGA chips and the advanced technics of the VHDL design language that were used for the implementation of crypto algorithms. The AES-256 encryption algorithm is selected for the implementation since it has proven to be good both in hardware and in software versions. The development environment used is the Xilinx ISE Design Suite as well as the development boards Xilinx Spartan SP-605th and Xilinx Kintex KC-705th. All the results correspond to the devices that contain Spartan®-6 and Kintex®-7 chips. / В этой статье анализируется применение алгоритмов шифрования, с учетом требований производительности. Таким образом, обеспечивая поддержку защищенного соединения, оказывается наименьшее возможное влияние на производительность сетевой инфраструктуры. Также в работе разъяснены различия между аппаратным и программным способами реализации алгоритмов шифрования. Приведены основные характеристики FPGA-чипов(ПЛИС) и перспективы использования языка проектирования VHDL при разработке алгоритмов шифрования. Для применения был выбран алгоритм шифрования AES-256, который не только является одним из самых известных на сегодняшний день, но одинаково хорошо зарекомендовал себя как в аппаратных, так и в программных версиях. При разработке использовался пакет программ Xilinx ISE Design Suite, предназначенный для реализации цифровых систем на базе ПЛИС фирмы Xilinx и аппаратно-программные наборы Spartan®-6 FPGA SP605 и Xilinx Kintex-7 FPGA KC705. Полученные результаты поддерживаются всеми устройствами на базе ПЛИС Spartan®-6 или Kintex®-7.http://aseestant.ceon.rs/index.php/vtg/article/view/7392AESoptimizacija dizajnaVHDLFPGAšifrovanjeDesign optimizationencryptionоптимизация архитектурышифрование |
| spellingShingle | Nikola M. Jaćimović Bratislav Ž. Planić Realizacija kriptoloških algoritama u sistemima velikih protoka podataka / Implementation of cryptology algorithms in high bit rate systems / Реализация алгоритмов шифрования в системах с высоким информационным траффиком Vojnotehnički Glasnik AES optimizacija dizajna VHDL FPGA šifrovanje Design optimization encryption оптимизация архитектуры шифрование |
| title | Realizacija kriptoloških algoritama u sistemima velikih protoka podataka / Implementation of cryptology algorithms in high bit rate systems / Реализация алгоритмов шифрования в системах с высоким информационным траффиком |
| title_full | Realizacija kriptoloških algoritama u sistemima velikih protoka podataka / Implementation of cryptology algorithms in high bit rate systems / Реализация алгоритмов шифрования в системах с высоким информационным траффиком |
| title_fullStr | Realizacija kriptoloških algoritama u sistemima velikih protoka podataka / Implementation of cryptology algorithms in high bit rate systems / Реализация алгоритмов шифрования в системах с высоким информационным траффиком |
| title_full_unstemmed | Realizacija kriptoloških algoritama u sistemima velikih protoka podataka / Implementation of cryptology algorithms in high bit rate systems / Реализация алгоритмов шифрования в системах с высоким информационным траффиком |
| title_short | Realizacija kriptoloških algoritama u sistemima velikih protoka podataka / Implementation of cryptology algorithms in high bit rate systems / Реализация алгоритмов шифрования в системах с высоким информационным траффиком |
| title_sort | realizacija kriptoloskih algoritama u sistemima velikih protoka podataka implementation of cryptology algorithms in high bit rate systems реализация алгоритмов шифрования в системах с высоким информационным траффиком |
| topic | AES optimizacija dizajna VHDL FPGA šifrovanje Design optimization encryption оптимизация архитектуры шифрование |
| url | http://aseestant.ceon.rs/index.php/vtg/article/view/7392 |
| work_keys_str_mv | AT nikolamjacimovic realizacijakriptoloskihalgoritamausistemimavelikihprotokapodatakaimplementationofcryptologyalgorithmsinhighbitratesystemsrealizaciâalgoritmovšifrovaniâvsistemahsvysokiminformacionnymtraffikom AT bratislavzplanic realizacijakriptoloskihalgoritamausistemimavelikihprotokapodatakaimplementationofcryptologyalgorithmsinhighbitratesystemsrealizaciâalgoritmovšifrovaniâvsistemahsvysokiminformacionnymtraffikom |