Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою
В роботі розглянуто існуючі підходи до обчислення логарифму. Запропоновано параметризовану апаратну реалізацію потокового обчислювача логарифму за основою 2 для даних в форматі з фіксованою комою, що дозволяє визначати точність обчислень, а також розрядності цілої й дробової частин даних на вході та...
| Main Authors: | , , |
|---|---|
| Format: | Article |
| Language: | English |
| Published: |
Igor Sikorsky Kyiv Polytechnic Institute
2020-07-01
|
| Series: | Mìkrosistemi, Elektronìka ta Akustika |
| Subjects: | |
| Online Access: | http://elc.kpi.ua/article/view/205929 |
| _version_ | 1811191093840052224 |
|---|---|
| author | Yaroslav O. Hordiienko Anton Yu. Varfolomieiev Ievgen V. Korotkyi |
| author_facet | Yaroslav O. Hordiienko Anton Yu. Varfolomieiev Ievgen V. Korotkyi |
| author_sort | Yaroslav O. Hordiienko |
| collection | DOAJ |
| description | В роботі розглянуто існуючі підходи до обчислення логарифму. Запропоновано параметризовану апаратну реалізацію потокового обчислювача логарифму за основою 2 для даних в форматі з фіксованою комою, що дозволяє визначати точність обчислень, а також розрядності цілої й дробової частин даних на вході та виході обчислювача. Створено високорівневу параметризовану модель запропонованого обчислювача в MATLAB® Simulink®, з застосуванням якої виконано оцінку точності розрахунків. З високорівневої моделі MATLAB® Simulink® синтезовано вихідний код реалізації запропонованого обчислювача на мові Verilog, а також тестовий стенд (тестбенч) для верифікації на рівні регістрових передач. В симуляторі ModelSim проведено верифікацію запропонованого обчислювача на рівні регістрових передач. Зі створеного вихідного коду на мові Verilog синтезовано апаратну реалізацію запропонованого обчислювача в базисі програмованої логіки з використанням Intel FPGA Quartus Prime. Виконано порівняння запропонованого обчислювача з існуючими аналогами за помилкою розрахунку результату та апаратурними витратами. |
| first_indexed | 2024-04-11T15:01:09Z |
| format | Article |
| id | doaj.art-e6feca42eaec4a7fa76f1fd740ec928b |
| institution | Directory Open Access Journal |
| issn | 2523-4447 2523-4455 |
| language | English |
| last_indexed | 2024-04-11T15:01:09Z |
| publishDate | 2020-07-01 |
| publisher | Igor Sikorsky Kyiv Polytechnic Institute |
| record_format | Article |
| series | Mìkrosistemi, Elektronìka ta Akustika |
| spelling | doaj.art-e6feca42eaec4a7fa76f1fd740ec928b2022-12-22T04:16:59ZengIgor Sikorsky Kyiv Polytechnic InstituteMìkrosistemi, Elektronìka ta Akustika2523-44472523-44552020-07-0125110.20535/2523-4455.mea.205929205929Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комоюYaroslav O. Hordiienko0Anton Yu. Varfolomieiev1Ievgen V. Korotkyi2Національний технічний університет України "Київський політехнічний інститут імені Ігоря Сікорського"Національний технічний університет України "Київський політехнічний інститут імені Ігоря Сікорського"Національний технічний університет України "Київський політехнічний інститут імені Ігоря Сікорського"В роботі розглянуто існуючі підходи до обчислення логарифму. Запропоновано параметризовану апаратну реалізацію потокового обчислювача логарифму за основою 2 для даних в форматі з фіксованою комою, що дозволяє визначати точність обчислень, а також розрядності цілої й дробової частин даних на вході та виході обчислювача. Створено високорівневу параметризовану модель запропонованого обчислювача в MATLAB® Simulink®, з застосуванням якої виконано оцінку точності розрахунків. З високорівневої моделі MATLAB® Simulink® синтезовано вихідний код реалізації запропонованого обчислювача на мові Verilog, а також тестовий стенд (тестбенч) для верифікації на рівні регістрових передач. В симуляторі ModelSim проведено верифікацію запропонованого обчислювача на рівні регістрових передач. Зі створеного вихідного коду на мові Verilog синтезовано апаратну реалізацію запропонованого обчислювача в базисі програмованої логіки з використанням Intel FPGA Quartus Prime. Виконано порівняння запропонованого обчислювача з існуючими аналогами за помилкою розрахунку результату та апаратурними витратами.http://elc.kpi.ua/article/view/205929обчислювачлогарифмфіксована комаVerilogПЛІСFPGA |
| spellingShingle | Yaroslav O. Hordiienko Anton Yu. Varfolomieiev Ievgen V. Korotkyi Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою Mìkrosistemi, Elektronìka ta Akustika обчислювач логарифм фіксована кома Verilog ПЛІС FPGA |
| title | Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою |
| title_full | Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою |
| title_fullStr | Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою |
| title_full_unstemmed | Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою |
| title_short | Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою |
| title_sort | апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою |
| topic | обчислювач логарифм фіксована кома Verilog ПЛІС FPGA |
| url | http://elc.kpi.ua/article/view/205929 |
| work_keys_str_mv | AT yaroslavohordiienko aparatnarealízacíâpotokovogoobčislûvačalogarifmudlâdanihvformatízfíksovanoûkomoû AT antonyuvarfolomieiev aparatnarealízacíâpotokovogoobčislûvačalogarifmudlâdanihvformatízfíksovanoûkomoû AT ievgenvkorotkyi aparatnarealízacíâpotokovogoobčislûvačalogarifmudlâdanihvformatízfíksovanoûkomoû |