Акселерована реєстрація MIPI CSI відеопотоку в задачах передачі відео реального часу
В роботі розглянуто питання зменшення затримок передачі відеопотоку в реальному часі з камер, що передбачають підключення через інтерфейс MIPI CSI. Наведено основні складові затримки реєстрації/передачі відеопотоку, проаналізовано міру їхнього внеску в сумарну затримку, дано оцінку можливості потенц...
| Main Authors: | , , , , |
|---|---|
| Format: | Article |
| Language: | English |
| Published: |
Igor Sikorsky Kyiv Polytechnic Institute
2020-09-01
|
| Series: | Vìsnik Nacìonalʹnogo Tehnìčnogo Unìversitetu Ukraïni Kììvsʹkij Polìtehnìčnij Ìnstitut: Serìâ Radìotehnìka, Radìoaparatobuduvannâ |
| Subjects: | |
| Online Access: | http://doi.radap.kpi.ua/article/view/221499 |
| _version_ | 1811183253696020480 |
|---|---|
| author | T. A. Khodniev M. S. Holub O. V. Kuzhylnyi O. М. Lysenko A. Y. Varfolomieiev |
| author_facet | T. A. Khodniev M. S. Holub O. V. Kuzhylnyi O. М. Lysenko A. Y. Varfolomieiev |
| author_sort | T. A. Khodniev |
| collection | DOAJ |
| description | В роботі розглянуто питання зменшення затримок передачі відеопотоку в реальному часі з камер, що передбачають підключення через інтерфейс MIPI CSI. Наведено основні складові затримки реєстрації/передачі відеопотоку, проаналізовано міру їхнього внеску в сумарну затримку, дано оцінку можливості потенційного впливу на них при розробці систем реєстрації/передачі відеопотоку реального часу. Окреслено проблематику, пов’язану з застосуванням буферизації в таких системах, головним чином, вплив наявності в системі покадрової буферизації на величину сумарної затримки. Охарактеризовано обмеження реалізацій модулів MIPI, що призводять до збільшення затримок реєстрації відеопотоку з MIPI CSI камер в певних ARM-мікропроцесорах.
Запропоновано структурно-функціональну організацію систем реєстрації MIPI CSI відеопотоку з застосуванням потокових цифрових шин, фрагментації кадрів відеопотоку та DMA транзакцій, що не потребує використання покадрової буферизації та, відповідно, дозволяє зменшити сумарну затримку реєстрації відеопотоку. Запропоновану структурно-функціональну організацію може бути реалізовано на базі SoC-FPGA рішень, в тому числі, з використанням існуючих IP-ядер. Наведено прагматичні особливості та відповідний оціночний вираз для визначення обмежень величини затримки при застосуванні запропонованих рішень.
Для експериментальної перевірки, створено прототип системи реєстрації/передачі відеопотоку на основі SoC-FPGA Xilinx сімейства Zynq-7000 відповідно до запропонованої структурно-функціональної організації, розглянуто його специфіку та особливості реалізації. Дано оцінку отриманій швидкодії прототипу та розглянуто можливі напрямки подальшого зменшення сумарної затримки реєстрації/передачі відеопотоку.Результати роботи можуть бути використані для зменшення величини затримок реєстрації відеопотоку з MIPI CSI камер в системах відеопередачі реального часу на основі SoC-FPGA. |
| first_indexed | 2024-04-11T09:44:52Z |
| format | Article |
| id | doaj.art-fb64d8e758b04cecaab05028ef352500 |
| institution | Directory Open Access Journal |
| issn | 2310-0397 2310-0389 |
| language | English |
| last_indexed | 2024-04-11T09:44:52Z |
| publishDate | 2020-09-01 |
| publisher | Igor Sikorsky Kyiv Polytechnic Institute |
| record_format | Article |
| series | Vìsnik Nacìonalʹnogo Tehnìčnogo Unìversitetu Ukraïni Kììvsʹkij Polìtehnìčnij Ìnstitut: Serìâ Radìotehnìka, Radìoaparatobuduvannâ |
| spelling | doaj.art-fb64d8e758b04cecaab05028ef3525002022-12-22T04:31:06ZengIgor Sikorsky Kyiv Polytechnic InstituteVìsnik Nacìonalʹnogo Tehnìčnogo Unìversitetu Ukraïni Kììvsʹkij Polìtehnìčnij Ìnstitut: Serìâ Radìotehnìka, Radìoaparatobuduvannâ2310-03972310-03892020-09-018210.20535/RADAP.2020.82.35-43Акселерована реєстрація MIPI CSI відеопотоку в задачах передачі відео реального часуT. A. Khodniev0M. S. Holub1O. V. Kuzhylnyi2O. М. Lysenko3A. Y. Varfolomieiev4Національний технічний університет України "Київський політехнічний інститут імені Ігоря Сікорського"Національний технічний університет України "Київський політехнічний інститут імені Ігоря Сікорського"Національний технічний університет України "Київський політехнічний інститут імені Ігоря Сікорського"Національний технічний університет України "Київський політехнічний інститут імені Ігоря Сікорського"Національний технічний університет України "Київський політехнічний інститут імені Ігоря Сікорського"В роботі розглянуто питання зменшення затримок передачі відеопотоку в реальному часі з камер, що передбачають підключення через інтерфейс MIPI CSI. Наведено основні складові затримки реєстрації/передачі відеопотоку, проаналізовано міру їхнього внеску в сумарну затримку, дано оцінку можливості потенційного впливу на них при розробці систем реєстрації/передачі відеопотоку реального часу. Окреслено проблематику, пов’язану з застосуванням буферизації в таких системах, головним чином, вплив наявності в системі покадрової буферизації на величину сумарної затримки. Охарактеризовано обмеження реалізацій модулів MIPI, що призводять до збільшення затримок реєстрації відеопотоку з MIPI CSI камер в певних ARM-мікропроцесорах. Запропоновано структурно-функціональну організацію систем реєстрації MIPI CSI відеопотоку з застосуванням потокових цифрових шин, фрагментації кадрів відеопотоку та DMA транзакцій, що не потребує використання покадрової буферизації та, відповідно, дозволяє зменшити сумарну затримку реєстрації відеопотоку. Запропоновану структурно-функціональну організацію може бути реалізовано на базі SoC-FPGA рішень, в тому числі, з використанням існуючих IP-ядер. Наведено прагматичні особливості та відповідний оціночний вираз для визначення обмежень величини затримки при застосуванні запропонованих рішень. Для експериментальної перевірки, створено прототип системи реєстрації/передачі відеопотоку на основі SoC-FPGA Xilinx сімейства Zynq-7000 відповідно до запропонованої структурно-функціональної організації, розглянуто його специфіку та особливості реалізації. Дано оцінку отриманій швидкодії прототипу та розглянуто можливі напрямки подальшого зменшення сумарної затримки реєстрації/передачі відеопотоку.Результати роботи можуть бути використані для зменшення величини затримок реєстрації відеопотоку з MIPI CSI камер в системах відеопередачі реального часу на основі SoC-FPGA.http://doi.radap.kpi.ua/article/view/221499SoCFPGAMIPI CSIGigE Visionвідеопотокова передача |
| spellingShingle | T. A. Khodniev M. S. Holub O. V. Kuzhylnyi O. М. Lysenko A. Y. Varfolomieiev Акселерована реєстрація MIPI CSI відеопотоку в задачах передачі відео реального часу Vìsnik Nacìonalʹnogo Tehnìčnogo Unìversitetu Ukraïni Kììvsʹkij Polìtehnìčnij Ìnstitut: Serìâ Radìotehnìka, Radìoaparatobuduvannâ SoC FPGA MIPI CSI GigE Vision відео потокова передача |
| title | Акселерована реєстрація MIPI CSI відеопотоку в задачах передачі відео реального часу |
| title_full | Акселерована реєстрація MIPI CSI відеопотоку в задачах передачі відео реального часу |
| title_fullStr | Акселерована реєстрація MIPI CSI відеопотоку в задачах передачі відео реального часу |
| title_full_unstemmed | Акселерована реєстрація MIPI CSI відеопотоку в задачах передачі відео реального часу |
| title_short | Акселерована реєстрація MIPI CSI відеопотоку в задачах передачі відео реального часу |
| title_sort | акселерована реєстрація mipi csi відеопотоку в задачах передачі відео реального часу |
| topic | SoC FPGA MIPI CSI GigE Vision відео потокова передача |
| url | http://doi.radap.kpi.ua/article/view/221499 |
| work_keys_str_mv | AT takhodniev akselerovanareêstracíâmipicsivídeopotokuvzadačahperedačívídeorealʹnogočasu AT msholub akselerovanareêstracíâmipicsivídeopotokuvzadačahperedačívídeorealʹnogočasu AT ovkuzhylnyi akselerovanareêstracíâmipicsivídeopotokuvzadačahperedačívídeorealʹnogočasu AT omlysenko akselerovanareêstracíâmipicsivídeopotokuvzadačahperedačívídeorealʹnogočasu AT ayvarfolomieiev akselerovanareêstracíâmipicsivídeopotokuvzadačahperedačívídeorealʹnogočasu |