| Summary: | Proses perencanaan (desaign) dari suatu rangkaian hardware analog meliputi pembuatan model prototype yang harus ditest di laboratorium untuk mengetahui apakah rancangan rangkaian tersebut bekerja sesuai dengan spesifikasi yang diinginkan. Bentuk model prototype ini sering tidak bisa bekerja seperti yang diharapkan karena adanya kesalahan sambungan atau karena adanya kerusakan komponen pada saat rangkaian disambung. Kesalahan semacam ini mengakibatkan waktu perencanaan yang lama dan pembiayaan komponen harware yang cukup tinggi.
Dengan adanya kemajuan teknologi komputer, proses perencanaan harware ini dapat dibantu dengan memakia perangkat lunak dan dapat dikerjakan secara otomatis, semi otomatis atau secara manual (full custom). dalam proses perencanaan ini, beberapa tahap yang harus dilewati meliputi tahap spesifikasi, tahap fungsional, tahap logika, tahap rangkaian dan tahap perencanaan fisik. Masing-masing tahap terdiri dari kegiatan sintesa (schematic capture dari rangkaian yang didesaign), analisa hasil simulasi dan kegiatan verifikasi (pembetulan kesalahan).
Dari hasil simulasi, watak dari rangkaian analog yang sedang dirancang dapat diketahui tanpa harus dibuat model prototypenya. Kesalahan logika rangkaian yang terjadi dapat iketahui dengan cepat dan dapat sibetulkan sehingga menghasilkan bentuk rancangan yang sempurna. Begitu juga kesalahan timing yang terjadi pada frekuensi tinggi seta kelainan spesifikasi yang tidak diharapkan dapat diketahui sebelum rangkaian tersebut betul betul dibuat.
|
|---|