On partial order semantics for SAT/SMT-based symbolic encodings of weak memory concurrency
Concurrent systems are notoriously difficult to analyze, and technological advances such as weak memory architectures greatly compound this problem. This has renewed interest in partial order semantics as a theoretical foundation for formal verification techniques. Among these, symbolic techniques h...
Հիմնական հեղինակներ: | Horn, A, Kroening, D |
---|---|
Ձևաչափ: | Journal article |
Լեզու: | English |
Հրապարակվել է: |
2015
|
Նմանատիպ նյութեր
-
On partial order semantics for SAT/SMT-based symbolic encodings of weak memory concurrency
: Horn, A, և այլն
Հրապարակվել է: (2015) -
Efficient verification of concurrent systems using synchronisation analysis and SAT/SMT solving
: Antonino, P, և այլն
Հրապարակվել է: (2019) -
An efficient SAT encoding of circuit codes
: Chebiryak, Y, և այլն
Հրապարակվել է: (2008) -
A SAT−Based Algorithm for Reparameterization in Symbolic Simulation
: Chauhan, P, և այլն
Հրապարակվել է: (2004) -
A SAT-based algorithm for reparameterization in symbolic simulation
: Chauhan, P, և այլն
Հրապարակվել է: (2004)