Design and Verification of On−Chip Communication Protocols

Design and Verification of On−Chip Communication Protocols

Показати інші версії (2)

Бібліографічні деталі
Автори:	Böhm, P, Melham, T
Формат:	Conference item
Опубліковано:	ETAPS 2008 2008

Схожі ресурси

Design and Verification of On−Chip Communication Protocols
за авторством: Böhm, P, та інші
Опубліковано: (2015)

Design and Verification of On−Chip Communication Protocols
за авторством: Böhm, P, та інші
Опубліковано: (2015)

A Refinement Approach to Design and Verification of On−Chip Communication Protocols
за авторством: Böhm, P, та інші
Опубліковано: (2008)

A Refinement Approach to Design and Verification of On−Chip Communication Protocols
за авторством: Böhm, P, та інші
Опубліковано: (2008)

A Refinement Approach to Design and Verification of On-Chip Communication Protocols
за авторством: Boehm, P, та інші
Опубліковано: (2008)

A Framework for Incremental Modelling and Verification of On−Chip Protocols
за авторством: Böhm, P
Опубліковано: (2010)

Abstraction Mechanisms for Hardware Verification
за авторством: Melham, T
Опубліковано: (1990)

Abstraction Mechanisms for Hardware Verification
за авторством: Melham, T
Опубліковано: (1988)

Abstraction Mechanisms for Hardware Verification
за авторством: Melham, T
Опубліковано: (1987)

A Formalised Framework for Incremental Modelling of On−Chip Communication
за авторством: Böhm, P
Опубліковано: (2010)

Higher Order Logic and Hardware Verification
за авторством: Melham, T
Опубліковано: (1993)

Practical Formal Verification in Microprocessor Design
за авторством: Jones, R, та інші
Опубліковано: (2015)

Abstract: Experience with Practical Formal Verification at an Industrial Scale
за авторством: Melham, T
Опубліковано: (2003)

Relational STE and Theorem Proving for Formal Verification of Industrial Circuit Designs
за авторством: O'Leary, J, та інші
Опубліковано: (2013)

Relational STE and theorem proving for formal verification of industrial circuit designs
за авторством: O'Leary, J, та інші
Опубліковано: (2013)

Formalizing Abstraction Mechanisms for Hardware Verification in Higher Order Logic
за авторством: Melham, T
Опубліковано: (1989)

Contextualizing formal verification for systems security engineering
за авторством: Shaked, A, та інші
Опубліковано: (2024)

An AMBA−ARM7 Formal Verification Platform
за авторством: Susanto, K, та інші
Опубліковано: (2003)

MODELLING AND VERIFICATION OF KITSAT PACKET COMMUNICATION PROTOCOLS
за авторством: Young-Ro Lee, та інші
Опубліковано: (1996-06-01)

Design and post-silicon verification of polymorphic PCIE bridge expansion chip
за авторством: Deng Jiawei, та інші
Опубліковано: (2023-02-01)

Hardware/Software Implementation of a Chip-to-Chip Communication Protocol Based on SPDM
за авторством: Kais Belwafi, та інші
Опубліковано: (2024-01-01)

Hardware verification using software analyzers
за авторством: Mukherjee, R, та інші
Опубліковано: (2015)

Hardware Verification by Formal Proof
за авторством: Birtwistle, G, та інші
Опубліковано: (1988)

Hardware Verification by Formal Proof
за авторством: Birtwistle, G, та інші
Опубліковано: (1988)

Hardware Verification using Higher−Order Logic
за авторством: Camilleri, A, та інші
Опубліковано: (1986)

Hardware Verification using Higher−Order Logic
за авторством: Camilleri, A, та інші
Опубліковано: (1987)

A formal CHERI-C semantics for verification
за авторством: Park, SH, та інші
Опубліковано: (2023)

Design and implementation of adaptive and synchronous test function of chip sample verification platform
за авторством: Xu Jinglin, та інші
Опубліковано: (2023-02-01)

Unbounded Safety Verification for Hardware Using Software Analyzers
за авторством: Mukherjee, R, та інші
Опубліковано: (2015)

End-to-end formal verification of a RISC-V processor extended with capability pointers
за авторством: Gao, D, та інші
Опубліковано: (2021)

Method for reducing the complexity of clock domain crossing design and its verification in system-on-chips
за авторством: Dan LIU, та інші
Опубліковано: (2012-11-01)

Method for reducing the complexity of clock domain crossing design and its verification in system-on-chips
за авторством: Dan LIU, та інші
Опубліковано: (2012-11-01)

Verification methods for complex-functional blocks in CAD for chips deep submicron design standards
за авторством: Zolnikov Vladimir, та інші
Опубліковано: (2023-01-01)

Design and verification of adaptive cache coherence protocols
за авторством: Shen, Xiaowei, 1966-
Опубліковано: (2014)

Effective verification for low-level software with competing interrupts
за авторством: Liang, L, та інші
Опубліковано: (2017)

Verification of an artificial intelligence vision chip design for edge computing based on hardware simulation system
за авторством: Xuanzhe XU, та інші
Опубліковано: (2022-03-01)

Verification of an artificial intelligence vision chip design for edge computing based on hardware simulation system
за авторством: Xuanzhe XU, та інші
Опубліковано: (2022-03-01)

Lifting CDCL to template-based abstract domains for program verification
за авторством: Mukherjee, R, та інші
Опубліковано: (2017)

Verification of communication protocols in web services : model-checking service compositions /
за авторством: 464078 Tari, Zahir, та інші
Опубліковано: (2014)

RFID security : techniques, protocols and system-on-chip design /
за авторством: Kitsos, Paris, 1952-, та інші
Опубліковано: (2008)