Jain, H., Sharygina, N., Kroening, D., Clarke, E., & Jr, W. (2005). Word level predicate abstraction and refinement for verifying RTL verilog. Association for Computing Machinery.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Jain, H., N. Sharygina, D. Kroening, E. Clarke, و W. Jr. Word Level Predicate Abstraction and Refinement for Verifying RTL Verilog. Association for Computing Machinery, 2005.
توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)Jain, H., et al. Word Level Predicate Abstraction and Refinement for Verifying RTL Verilog. Association for Computing Machinery, 2005.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.