Jain, H., Sharygina, N., Kroening, D., Clarke, E., & Jr, W. (2005). Word level predicate abstraction and refinement for verifying RTL verilog. Association for Computing Machinery.
শিকাগো স্টাইল (17 তম সংস্করণ) উদ্ধৃতিJain, H., N. Sharygina, D. Kroening, E. Clarke, এবং W. Jr. Word Level Predicate Abstraction and Refinement for Verifying RTL Verilog. Association for Computing Machinery, 2005.
M.L.A (9 ম সংস্করণ) উদ্ধৃতিJain, H., et al. Word Level Predicate Abstraction and Refinement for Verifying RTL Verilog. Association for Computing Machinery, 2005.
সতর্কবাণী: সাইটেশন সবসময় 100% নির্ভুল হতে পারে না.