Jain, H., Sharygina, N., Kroening, D., Clarke, E., & Jr, W. (2005). Word level predicate abstraction and refinement for verifying RTL verilog. Association for Computing Machinery.
Чикаго стиль цитування (17-те видання)Jain, H., N. Sharygina, D. Kroening, E. Clarke, та W. Jr. Word Level Predicate Abstraction and Refinement for Verifying RTL Verilog. Association for Computing Machinery, 2005.
Стиль цитування MLA (9-ме видання)Jain, H., et al. Word Level Predicate Abstraction and Refinement for Verifying RTL Verilog. Association for Computing Machinery, 2005.
Попередження: стилі цитування не завжди правильні на всі 100%.