Jain, H., Kroening, D., Sharygina, N., & Clarke, E. (2007). VCEGAR: Verilog CounterExample Guided Abstraction Refinement. Springer.
Citace podle Chicago (17th ed.)Jain, H., D. Kroening, N. Sharygina, a E. Clarke. VCEGAR: Verilog CounterExample Guided Abstraction Refinement. Springer, 2007.
Citace podle MLA (9th ed.)Jain, H., et al. VCEGAR: Verilog CounterExample Guided Abstraction Refinement. Springer, 2007.
Upozornění: Tyto citace jsou generovány automaticky. Nemusí být zcela správně podle citačních pravidel..