Jain, H., Kroening, D., Sharygina, N., & Clarke, E. (2007). VCEGAR: Verilog CounterExample Guided Abstraction Refinement. Springer.
Чикаго стиль цитування (17-те видання)Jain, H., D. Kroening, N. Sharygina, та E. Clarke. VCEGAR: Verilog CounterExample Guided Abstraction Refinement. Springer, 2007.
Стиль цитування MLA (9-ме видання)Jain, H., et al. VCEGAR: Verilog CounterExample Guided Abstraction Refinement. Springer, 2007.
Попередження: стилі цитування не завжди правильні на всі 100%.