Jain, H., Kroening, D., Sharygina, N., & al., E. (2008). Word-level predicate-abstraction and refinement rechniques for verifying RTL Verilog. Institute of Electrical and Electronics Engineers.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Jain, H., D. Kroening, N. Sharygina, و E. al. Word-level Predicate-abstraction and Refinement Rechniques for Verifying RTL Verilog. Institute of Electrical and Electronics Engineers, 2008.
توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)Jain, H., et al. Word-level Predicate-abstraction and Refinement Rechniques for Verifying RTL Verilog. Institute of Electrical and Electronics Engineers, 2008.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.