Jain, H., Kroening, D., Sharygina, N., & al., E. (2008). Word-level predicate-abstraction and refinement rechniques for verifying RTL Verilog. Institute of Electrical and Electronics Engineers.
Citação do estilo Chicago (17ª ed.)Jain, H., D. Kroening, N. Sharygina, e E. al. Word-level Predicate-abstraction and Refinement Rechniques for Verifying RTL Verilog. Institute of Electrical and Electronics Engineers, 2008.
Citação MLA (9ª ed.)Jain, H., et al. Word-level Predicate-abstraction and Refinement Rechniques for Verifying RTL Verilog. Institute of Electrical and Electronics Engineers, 2008.
Nota: a formatação da citação pode não corresponder 100% ao definido pela respectiva norma.