أرسل هذا في رسالة قصيرة: Word-level predicate-abstraction and refinement rechniques for verifying RTL Verilog