Design & implementation (VLSI) of an all digital phase locked loop (ADPLL) /

Design & implementation (VLSI) of an all digital phase locked loop (ADPLL) /

Project Paper (Sarjana Muda Kejuruteraan (Elektrik - Elektronik)) - Universiti Teknologi Malaysia, 2005

التفاصيل البيبلوغرافية
المؤلف الرئيسي: 226132 Chrishanton Vethanayagam
التنسيق:
اللغة:eng
منشور في: Skudai : Universiti Teknologi Malaysia, 2005
الموضوعات:
Integrated circuits
Phase-locked loops
الوصف
الملخص:Project Paper (Sarjana Muda Kejuruteraan (Elektrik - Elektronik)) - Universiti Teknologi Malaysia, 2005

مواد مشابهة