Design & implementation (VLSI) of an all digital phase locked loop (ADPLL) /

Project Paper (Sarjana Muda Kejuruteraan (Elektrik - Elektronik)) - Universiti Teknologi Malaysia, 2005

书目详细资料
主要作者: 226132 Chrishanton Vethanayagam
格式:
语言:eng
出版: Skudai : Universiti Teknologi Malaysia, 2005
主题: