Rangel, J., Anides, E., Vázquez, E., Sanchez, G., Avalos, J., Duchen, G., & Toscano, L. K. (2024). New High-Speed Arithmetic Circuits Based on Spiking Neural P Systems with Communication on Request Implemented in a Low-Area FPGA. MDPI AG.
Trích dẫn kiểu Chicago (xuất bản lần thứ 7)Rangel, José, Esteban Anides, Eduardo Vázquez, Giovanny Sanchez, Juan-Gerardo Avalos, Gonzalo Duchen, và Linda K. Toscano. New High-Speed Arithmetic Circuits Based on Spiking Neural P Systems with Communication on Request Implemented in a Low-Area FPGA. MDPI AG, 2024.
Trích dẫn kiểu MLA (xuất bản lần thứ 9)Rangel, José, et al. New High-Speed Arithmetic Circuits Based on Spiking Neural P Systems with Communication on Request Implemented in a Low-Area FPGA. MDPI AG, 2024.
Cảnh báo: Các trích dẫn này có thể không phải lúc nào cũng chính xác 100%.