Power Saving for Hardware Accelerated Applications With Dynamical Processor Switching

Power Saving for Hardware Accelerated Applications With Dynamical Processor Switching

Services that require both heavy-load computation and low-latency have been increasing. To meet these requirements, an increasing number of servers are equipped with hardware accelerators such as a Graphics Processing Unit (GPU) or Field Programmable Gate Array (FPGA). These hardware accelerators ca...

সম্পূর্ণ বিবরণ

গ্রন্থ-পঞ্জীর বিবরন
প্রধান লেখক:	Ko Natori, Ikuo Otani, Hikaru Harasawa, Shogo Saito, Kei Fujimoto
বিন্যাস:	প্রবন্ধ
ভাষা:	English
প্রকাশিত:	IEEE 2024-01-01
মালা:	IEEE Access
বিষয়গুলি:	Energy efficiency low latency communication hardware accelerator vRAN field programmable gate arrays (FPGAs)
অনলাইন ব্যবহার করুন:	https://ieeexplore.ieee.org/document/10643958/

অনুরূপ উপাদানগুলি

Efficient hardware implementation of a full COFDM processor with robust channel equalization and reduced power consumption
অনুযায়ী: Alexander López Parrado, অন্যান্য
প্রকাশিত: (2013-10-01)

Toward Greener 5G and Beyond Radio Access Networks—A Survey
অনুযায়ী: Line M. P. Larsen, অন্যান্য
প্রকাশিত: (2023-01-01)

GPU-Based, LDPC Decoding for 5G and Beyond
অনুযায়ী: Chance Tarver, অন্যান্য
প্রকাশিত: (2021-01-01)

Power Efficient Design of High-Performance Convolutional Neural Networks Hardware Accelerator on FPGA: A Case Study With GoogLeNet
অনুযায়ী: Ahmed J. Abd El-Maksoud, অন্যান্য
প্রকাশিত: (2021-01-01)

A Lightweight Detection Method for Remote Sensing Images and Its Energy-Efficient Accelerator on Edge Devices
অনুযায়ী: Ruiheng Yang, অন্যান্য
প্রকাশিত: (2023-07-01)

A Survey on Hardware Accelerators for Large Language Models
অনুযায়ী: Christoforos Kachris
প্রকাশিত: (2025-01-01)

Soft-core processor integration based on different instruction set architectures and field programmable gate array custom datapath implementation
অনুযায়ী: Ionel Zagan, অন্যান্য
প্রকাশিত: (2023-04-01)

Configurable version management hardware transactional memory for embedded multiprocessor field-programmable gate array /
অনুযায়ী: Jeevan Sirkunan, 1989- author, অন্যান্য
প্রকাশিত: (2015)

Configurable version management hardware transactional memory for embedded multiprocessor field-programmable gate array [electronic resource] /
অনুযায়ী: Jeevan Sirkunan, 1989- author
প্রকাশিত: (2016)

FPGA-Based Hardware-in-the-Loop (HIL) Emulation of Power Electronics Circuit Using Device-Level Behavioral Modeling
অনুযায়ী: Mohamed Baghdadi, অন্যান্য
প্রকাশিত: (2023-10-01)

FPGA-Based Hardware Accelerator Design and Implementation of Oil Palm Detection
অনুযায়ী: YUAN Ming, CHAI Zhilei, GAN Lin
প্রকাশিত: (2021-02-01)

Designing a Custom CPU Architecture Based on Hardware RTOS and Dynamic Preemptive Scheduler
অনুযায়ী: Ionel Zagan, অন্যান্য
প্রকাশিত: (2022-07-01)

Single-Image Visibility Restoration: A Machine Learning Approach and Its 4K-Capable Hardware Accelerator
অনুযায়ী: Dat Ngo, অন্যান্য
প্রকাশিত: (2020-10-01)

Comprehensive Real-Time Hardware-In-the-Loop Transient Emulation of MVDC Power Distribution System on Nuclear Submarine
অনুযায়ী: Weiran Chen, অন্যান্য
প্রকাশিত: (2020-01-01)

Hardware acceleration of the novel two dimensional Burrows‐Wheeler Aligner algorithm with maximal exact matches seed extension kernel
অনুযায়ী: Mahdi Taheri, অন্যান্য
প্রকাশিত: (2021-03-01)

Flexible Convolver for Convolutional Neural Networks Deployment onto Hardware-Oriented Applications
অনুযায়ী: Moisés Arredondo-Velázquez, অন্যান্য
প্রকাশিত: (2022-12-01)

Real-Time ML-Assisted Hardware-in-the-Loop Electro-Thermal Emulation of LVDC Microgrid on the International Space Station
অনুযায়ী: Weiran Chen, অন্যান্য
প্রকাশিত: (2022-01-01)

Shortest path processor using FPGA /
অনুযায়ী: 259595 Rizal Kasyrno Ghazali
প্রকাশিত: (1999)

Implementation of ether interface for nios processor /
অনুযায়ী: 372855 Edwin Edward
প্রকাশিত: (2006)

Novel CNN Accelerator Design With Dual Benes Network Architecture
অনুযায়ী: Chun Yan Lo, অন্যান্য
প্রকাশিত: (2023-01-01)

A High-Throughput Hardware Accelerator for Network Entropy Estimation Using Sketches
অনুযায়ী: Javier E. Soto, অন্যান্য
প্রকাশিত: (2021-01-01)

The NAIL Accelerator Interface Layer for Low Latency FPGA Offload
অনুযায়ী: Edward Grindley, অন্যান্য
প্রকাশিত: (2024-01-01)

Analysis and Comparison of FPGA-Based Histogram of Oriented Gradients Implementations
অনুযায়ী: Sina Ghaffari, অন্যান্য
প্রকাশিত: (2020-01-01)

FPGA-Based PUF Designs: A Comprehensive Review and Comparative Analysis
অনুযায়ী: Kusum Lata, অন্যান্য
প্রকাশিত: (2023-11-01)

Development of software interface for shortest path processor /
অনুযায়ী: 238780 Alagendra Prakash Jayaraman
প্রকাশিত: (2001)

FPGA implementation of 8-bit risc processor core using VHDL /
অনুযায়ী: 259884 Mohd. Tahrizi Wan Zoolkifli
প্রকাশিত: (2002)

Verilog design of bist on AES256 processor core with FPGA implementation /
অনুযায়ী: Hew, Kean Yung, 1981-, অন্যান্য
প্রকাশিত: (2008)

A Sustainable Business Model for a Neutral Host Supporting 5G and beyond (5GB) Ultra-Dense Networks: Challenges, Directions, and Architecture
অনুযায়ী: Yazan M. Allawi, অন্যান্য
প্রকাশিত: (2022-07-01)

Development of software interface for shortest path processor [microfilm] /
অনুযায়ী: Alagendra Prakash Jayaraman
প্রকাশিত: (2001)

Dynamic scheduler using tomasulo's algorithm for a 2-way superscalar processor /
অনুযায়ী: 399952 Khairul Hamimah Abas, অন্যান্য
প্রকাশিত: (2004)

Verilog design of bist on AE256 processor core with FPGA implementation [electronic resources] /
অনুযায়ী: Hew, Kean Yung, 1981-, অন্যান্য
প্রকাশিত: (2008)

Dynamic scheduler using tomasulo's algorithm for a 2-way superscalar processor [electronic resource] /
অনুযায়ী: 399952 Khairul Hamimah Abas, অন্যান্য
প্রকাশিত: (2004)

Jungfraujoch: hardware-accelerated data-acquisition system for kilohertz pixel-array X-ray detectors
অনুযায়ী: Filip Leonarski, অন্যান্য
প্রকাশিত: (2023-01-01)

Towards Trust Hardware Deployment of Edge Computing: Mitigation of Hardware Trojans Based on Evolvable Hardware
অনুযায়ী: Zeyu Li, অন্যান্য
প্রকাশিত: (2022-06-01)

Stream processor architecture - streaming memory system /
অনুযায়ী: Ngo, Wai Loon, 1990- , author, অন্যান্য
প্রকাশিত: (2015)

The Implementation of fast fourier transform (FFT) Radix-2 core processor using VHDL in FPGA-based hardware /
অনুযায়ী: Mohd. Nazrin Mohd. Yassin, অন্যান্য
প্রকাশিত: (2004)

Design of exact reduct rough set hardware accelerator for early-stage diabetes risk prediction
অনুযায়ী: Kanchan S. Tiwari, অন্যান্য
প্রকাশিত: (2024-03-01)

FPGA-Based Hardware Implementation of a Stable Inverse Source Problem Algorithm in a Non-Homogeneous Circular Region
অনুযায়ী: José Jacobo Oliveros-Oliveros, অন্যান্য
প্রকাশিত: (2024-02-01)

Hardware implementation of cordic algorithm in VHDL /
অনুযায়ী: 381484 Lim, Chee Leong
প্রকাশিত: (2002)

Design of Flexible Hardware Accelerators for Image Convolutions and Transposed Convolutions
অনুযায়ী: Cristian Sestito, অন্যান্য
প্রকাশিত: (2021-10-01)