VLSI implementation of Reed Solomon encoder and decoder chip

This report represents the VLSI design implementation of the Reed Solomon Encoder and Decoder. The overall architecture, design, simulation and synthesis of the Reed Solomon Encoder and Decoder, as well as the internal modules are discussed in detail.

Chi tiết về thư mục
Tác giả chính: Lau, Luh Chyuan.
Tác giả khác: Ho, Duan Juat
Định dạng: Luận văn
Được phát hành: 2008
Những chủ đề:
Truy cập trực tuyến:http://hdl.handle.net/10356/4561