تخطي إلى المحتوى
VuFind
English
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文（繁體）
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
اللغة
كل الحقول
العنوان
المؤلف
الموضوع
رقم الاستدعاء
ردمك/تدمد
الوسم
ابحث
بحث متقدم
Relieving capacity limits on F...
استشهد بهذا
أرسل هذا في رسالة قصيرة
أرسل هذا بالبريد الإلكتروني
طباعة
تصدير التسجيلة
تصدير إلى RefWorks
تصدير إلى EndNoteWeb
تصدير إلى EndNote
رابط دائم
Relieving capacity limits on FPGA−based SAT−solvers
التفاصيل البيبلوغرافية
المؤلفون الرئيسيون:
Haller, L
,
Singh, S
التنسيق:
Conference item
منشور في:
2010
المقتنيات
الوصف
مواد مشابهة
عرض للأخصائي
مواد مشابهة
FYalSAT: High-Throughput Stochastic Local Search K-SAT Solver on FPGA
حسب: Young-Kyu Choi, وآخرون
منشور في: (2024-01-01)
A SAT Solver for Circuits Based on the Tableau Method
حسب: Egly, U, وآخرون
منشور في: (2010)
FPGA-Based Hardware/Software Co-Design of a Bio-Inspired SAT Solver
حسب: Anh Hoang Ngoc Nguyen, وآخرون
منشور في: (2020-01-01)
AvatarSAT: An Auto-tuning Boolean SAT Solver
حسب: Ganesh, Vijay, وآخرون
منشور في: (2009)
Local Consistency and SAT-Solvers
حسب: Petke, J, وآخرون
منشور في: (2010)