Ir para o conteúdo
VuFind
English
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文（繁體）
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Idioma
Palavra solta
Título
Autor
Assunto
Área/Cota
ISBN/ISSN
Tag
Pesquisar
Avançada
Relieving capacity limits on F...
Citar
Enviar por SMS
Enviar por email
Imprimir
Exportar registo
Exportar para RefWorks
Exportar para EndNoteWeb
Exportar para EndNote
Permanent link
Relieving capacity limits on FPGA−based SAT−solvers
Detalhes bibliográficos
Main Authors:
Haller, L
,
Singh, S
Formato:
Conference item
Publicado em:
2010
Exemplares
Descrição
Registos relacionados
Registo fonte
Registos relacionados
FYalSAT: High-Throughput Stochastic Local Search K-SAT Solver on FPGA
Por: Young-Kyu Choi, et al.
Publicado em: (2024-01-01)
A SAT Solver for Circuits Based on the Tableau Method
Por: Egly, U, et al.
Publicado em: (2010)
FPGA-Based Hardware/Software Co-Design of a Bio-Inspired SAT Solver
Por: Anh Hoang Ngoc Nguyen, et al.
Publicado em: (2020-01-01)
AvatarSAT: An Auto-tuning Boolean SAT Solver
Por: Ganesh, Vijay, et al.
Publicado em: (2009)
Local Consistency and SAT-Solvers
Por: Petke, J, et al.
Publicado em: (2010)