Preskoči na sadržaj
VuFind
English
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Jezik
Sva polja
Naslov
Autor
Tema
Signatura
ISBN/ISSN
Oznaka
Pronađi
Napredno
Relieving capacity limits on F...
Citiraj ovo
Pošalji tekstualnu poruku
Pošalji ovo e-mailom
Ispiši
Izvezi zapis
Izvezi u RefWorks
Izvezi u EndNoteWeb
Izvezi u EndNote
Stalna poveznica
Relieving capacity limits on FPGA−based SAT−solvers
Bibliografski detalji
Glavni autori:
Haller, L
,
Singh, S
Format:
Conference item
Izdano:
2010
Primjerci
Opis
Slični predmeti
Prikaz za djelatnike knjižnice
Opis
Sažetak:
Slični predmeti
FYalSAT: High-Throughput Stochastic Local Search K-SAT Solver on FPGA
od: Young-Kyu Choi, i dr.
Izdano: (2024-01-01)
A SAT Solver for Circuits Based on the Tableau Method
od: Egly, U, i dr.
Izdano: (2010)
FPGA-Based Hardware/Software Co-Design of a Bio-Inspired SAT Solver
od: Anh Hoang Ngoc Nguyen, i dr.
Izdano: (2020-01-01)
AvatarSAT: An Auto-tuning Boolean SAT Solver
od: Ganesh, Vijay, i dr.
Izdano: (2009)
Local Consistency and SAT-Solvers
od: Petke, J, i dr.
Izdano: (2010)