Անցեք բովանդակությանը
VuFind
English
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Լեզու
Բոլոր դաշտերը
Վերնագիր
Հեղինակ
Խորագիր
Դասիչ
ISBN/ISSN
Ցուցիչ
Գտեք
Ընդլայնված
Relieving capacity limits on F...
Վկայակոչեք սա
Գրեք սա
Էլփոստով ուղարկեք սա
Տպել
Արտահանել գրառումը
Արտահանել դեպի RefWorks
Արտահանել դեպի EndNoteWeb
Արտահանել դեպի EndNote
Մշտական հղում
Relieving capacity limits on FPGA−based SAT−solvers
Մատենագիտական մանրամասներ
Հիմնական հեղինակներ:
Haller, L
,
Singh, S
Ձևաչափ:
Conference item
Հրապարակվել է:
2010
Պահումներ
Նկարագրություն
Նմանատիպ նյութեր
Աշխատակազմի տեսք
Նկարագրություն
Ամփոփում:
Նմանատիպ նյութեր
FYalSAT: High-Throughput Stochastic Local Search K-SAT Solver on FPGA
: Young-Kyu Choi, և այլն
Հրապարակվել է: (2024-01-01)
A SAT Solver for Circuits Based on the Tableau Method
: Egly, U, և այլն
Հրապարակվել է: (2010)
FPGA-Based Hardware/Software Co-Design of a Bio-Inspired SAT Solver
: Anh Hoang Ngoc Nguyen, և այլն
Հրապարակվել է: (2020-01-01)
AvatarSAT: An Auto-tuning Boolean SAT Solver
: Ganesh, Vijay, և այլն
Հրապարակվել է: (2009)
Local Consistency and SAT-Solvers
: Petke, J, և այլն
Հրապարակվել է: (2010)