Design and Verification of On−Chip Communication Protocols

Design and Verification of On−Chip Communication Protocols

Näytä muut versiot (2)

Bibliografiset tiedot
Päätekijät:	Böhm, P, Melham, T
Aineistotyyppi:	Conference item
Julkaistu:	ETAPS 2008 2008

Samankaltaisia teoksia

Design and Verification of On−Chip Communication Protocols
Tekijä: Böhm, P, et al.
Julkaistu: (2015)

Design and Verification of On−Chip Communication Protocols
Tekijä: Böhm, P, et al.
Julkaistu: (2015)

A Refinement Approach to Design and Verification of On−Chip Communication Protocols
Tekijä: Böhm, P, et al.
Julkaistu: (2008)

A Refinement Approach to Design and Verification of On−Chip Communication Protocols
Tekijä: Böhm, P, et al.
Julkaistu: (2008)

A Refinement Approach to Design and Verification of On-Chip Communication Protocols
Tekijä: Boehm, P, et al.
Julkaistu: (2008)

A Framework for Incremental Modelling and Verification of On−Chip Protocols
Tekijä: Böhm, P
Julkaistu: (2010)

Verification of System on Chip Integrated Communication Controllers
Tekijä: M. V. Petrochenkov, et al.
Julkaistu: (2018-10-01)

Abstraction Mechanisms for Hardware Verification
Tekijä: Melham, T
Julkaistu: (1990)

Abstraction Mechanisms for Hardware Verification
Tekijä: Melham, T
Julkaistu: (1988)

Abstraction Mechanisms for Hardware Verification
Tekijä: Melham, T
Julkaistu: (1987)

Higher Order Logic and Hardware Verification
Tekijä: Melham, T
Julkaistu: (1993)

A Formalised Framework for Incremental Modelling of On−Chip Communication
Tekijä: Böhm, P
Julkaistu: (2010)

Practical Formal Verification in Microprocessor Design
Tekijä: Jones, R, et al.
Julkaistu: (2015)

Abstract: Experience with Practical Formal Verification at an Industrial Scale
Tekijä: Melham, T
Julkaistu: (2003)

Relational STE and Theorem Proving for Formal Verification of Industrial Circuit Designs
Tekijä: O'Leary, J, et al.
Julkaistu: (2013)

Relational STE and theorem proving for formal verification of industrial circuit designs
Tekijä: O'Leary, J, et al.
Julkaistu: (2013)

Formalizing Abstraction Mechanisms for Hardware Verification in Higher Order Logic
Tekijä: Melham, T
Julkaistu: (1989)

Contextualizing formal verification for systems security engineering
Tekijä: Shaked, A, et al.
Julkaistu: (2024)

An AMBA−ARM7 Formal Verification Platform
Tekijä: Susanto, K, et al.
Julkaistu: (2003)

MODELLING AND VERIFICATION OF KITSAT PACKET COMMUNICATION PROTOCOLS
Tekijä: Young-Ro Lee, et al.
Julkaistu: (1996-06-01)

Design and post-silicon verification of polymorphic PCIE bridge expansion chip
Tekijä: Deng Jiawei, et al.
Julkaistu: (2023-02-01)

Hardware/Software Implementation of a Chip-to-Chip Communication Protocol Based on SPDM
Tekijä: Kais Belwafi, et al.
Julkaistu: (2024-01-01)

Hardware verification using software analyzers
Tekijä: Mukherjee, R, et al.
Julkaistu: (2015)

Hardware Verification by Formal Proof
Tekijä: Birtwistle, G, et al.
Julkaistu: (1988)

Hardware Verification by Formal Proof
Tekijä: Birtwistle, G, et al.
Julkaistu: (1988)

Hardware Verification using Higher−Order Logic
Tekijä: Camilleri, A, et al.
Julkaistu: (1986)

Hardware Verification using Higher−Order Logic
Tekijä: Camilleri, A, et al.
Julkaistu: (1987)

A formal CHERI-C semantics for verification
Tekijä: Park, SH, et al.
Julkaistu: (2023)

Microfluidic System Protocols for Integrated On-Chip Communications and Cooling
Tekijä: Stefanus A. Wirdatmadja, et al.
Julkaistu: (2017-01-01)

Design and implementation of adaptive and synchronous test function of chip sample verification platform
Tekijä: Xu Jinglin, et al.
Julkaistu: (2023-02-01)

An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation
Tekijä: German Cano-Quiveu, et al.
Julkaistu: (2021-01-01)

Unbounded Safety Verification for Hardware Using Software Analyzers
Tekijä: Mukherjee, R, et al.
Julkaistu: (2015)

End-to-end formal verification of a RISC-V processor extended with capability pointers
Tekijä: Gao, D, et al.
Julkaistu: (2021)

Method for reducing the complexity of clock domain crossing design and its verification in system-on-chips
Tekijä: Dan LIU, et al.
Julkaistu: (2012-11-01)

Method for reducing the complexity of clock domain crossing design and its verification in system-on-chips
Tekijä: Dan LIU, et al.
Julkaistu: (2012-11-01)

Verification methods for complex-functional blocks in CAD for chips deep submicron design standards
Tekijä: Zolnikov Vladimir, et al.
Julkaistu: (2023-01-01)

Design and verification of adaptive cache coherence protocols
Tekijä: Shen, Xiaowei, 1966-
Julkaistu: (2014)

Effective verification for low-level software with competing interrupts
Tekijä: Liang, L, et al.
Julkaistu: (2017)

Lifting CDCL to template-based abstract domains for program verification
Tekijä: Mukherjee, R, et al.
Julkaistu: (2017)

Verification of an artificial intelligence vision chip design for edge computing based on hardware simulation system
Tekijä: Xuanzhe XU, et al.
Julkaistu: (2022-03-01)