Word level predicate abstraction and refinement for verifying RTL verilog

Word level predicate abstraction and refinement for verifying RTL verilog

Näytä muut versiot (2)

Model checking techniques applied to large industrial circuits suffer from the state space explosion problem. A major technique to address this problem is abstraction. The most commonly used abstraction technique for hardware verification is localization reduction, which removes latches that are not...

Bibliografiset tiedot
Päätekijät:	Jain, H, Sharygina, N, Kroening, D, Clarke, E
Muut tekijät:	Jr, W
Aineistotyyppi:	Conference item
Julkaistu:	Association for Computing Machinery 2005

Samankaltaisia teoksia

Word Level Predicate Abstraction and Refinement for Verifying RTL Verilog
Tekijä: Jain, H, et al.
Julkaistu: (2005)

Word Level Predicate Abstraction and Refinement for Verifying RTL Verilog
Tekijä: Jain, H, et al.
Julkaistu: (2008)

Word-Level Predicate-Abstraction and Refinement Techniques for Verifying RTL Verilog.
Tekijä: Jain, H, et al.
Julkaistu: (2008)

Word-level predicate-abstraction and refinement rechniques for verifying RTL Verilog
Tekijä: Jain, H, et al.
Julkaistu: (2008)

Image Computation and Predicate Refinement for RTL Verilog using Word Level Proofs
Tekijä: Kroening, D, et al.
Julkaistu: (2007)

VCEGAR: Verilog CounterExample Guided Abstraction Refinement
Tekijä: Jain, H, et al.
Julkaistu: (2007)

Verification of SpecC and Verilog using Predicate Abstraction
Tekijä: Jain, H, et al.
Julkaistu: (2004)

Checking consistency of C and Verilog using predicate abstraction and induction
Tekijä: Kroening, D, et al.
Julkaistu: (2004)

Checking Consistency of C and Verilog using Predicate Abstraction and Induction
Tekijä: Kroening, D, et al.
Julkaistu: (2004)

Predicate abstraction of ANSI-C programs using SAT
Tekijä: Clarke, E, et al.
Julkaistu: (2004)

SATABS: SAT−based Predicate Abstraction for ANSI−C
Tekijä: Clarke, E, et al.
Julkaistu: (2005)

Predicate Abstraction of ANSI–C Programs using SAT
Tekijä: Clarke, E, et al.
Julkaistu: (2015)

Predicate Abstraction of ANSI-C Programs Using SAT.
Tekijä: Clarke, E, et al.
Julkaistu: (2004)

Predicate Abstraction of ANSI-C Programs Using SAT
Tekijä: Clarke, E, et al.
Julkaistu: (2004)

Verifying C++ with STL Containers via Predicate Abstraction
Tekijä: Blanc, N, et al.
Julkaistu: (2007)

Verifying C++ with STL containers via predicate abstraction
Tekijä: Blanc, N, et al.
Julkaistu: (2007)

System verilog RTL modeling with embedded assertions /
Tekijä: Chow, Chee Siang, 1984-, et al.
Julkaistu: (2012)

Verification of SpecC using Predicate Abstraction
Tekijä: Clarke, E, et al.
Julkaistu: (2007)

Verification of SpecC using predicate abstraction.
Tekijä: Clarke, E, et al.
Julkaistu: (2007)

System verilog RTL modeling with embedded assertions[electronic resource] /
Tekijä: Chow, Chee Siang, 1984-, et al.
Julkaistu: (2012)

Approximating Predicate Images for Bit−Vector Logic
Tekijä: Kroening, D, et al.
Julkaistu: (2006)

The RTL design of 32-bit RISC processor using verilog HDL /
Tekijä: Hafizul Hasni Manab, 1987-, et al.
Julkaistu: (2012)

Counterexamples with Loops for Predicate Abstraction
Tekijä: Kroening, D, et al.
Julkaistu: (2006)

The RTL design of 32-bit RISC processor using verilog HDL [electronic resource] /
Tekijä: Hafizul Hasni Manab, 1987-
Julkaistu: (2012)

Predicate Abstraction with Under-approximation Refinement
Tekijä: Corina S. Pasareanu, et al.
Julkaistu: (2007-02-01)

The RTL design of 32-BIT 5- stage pipeline risc processor using verilog HDL /
Tekijä: Lim, Jonie Joo Nee, 1978-, et al.
Julkaistu: (2008)

Verification and Falsification of Programs with Loops Using Predicate Abstraction
Tekijä: Kroening, D, et al.
Julkaistu: (2009)

Verification and falsification of programs with loops using predicate abstraction.
Tekijä: Kroening, D, et al.
Julkaistu: (2010)

Model Checking with Abstraction for Web Services
Tekijä: Sharygina, N, et al.
Julkaistu: (2007)

The RTL design of 32-BIT 5- stage pipeline risc processor using verilog HDL [electronic resources] /
Tekijä: Lim, Jonie Joo Nee, 1978-, et al.
Julkaistu: (2008)

Behavioral Consistency of C and Verilog Programs Using Bounded Model Checking
Tekijä: Kroening, D, et al.
Julkaistu: (2003)

V2c – A Verilog to C translator
Tekijä: Mukherjee, R, et al.
Julkaistu: (2016)

Strengthening properties using abstraction refinement
Tekijä: Purandare, M, et al.
Julkaistu: (2009)

Specifying and Verifying Systems with Multiple Clocks
Tekijä: Clarke, E, et al.
Julkaistu: (2003)

Specifying and verifying systems with multiple clocks
Tekijä: Clarke, E, et al.
Julkaistu: (2003)

RTL cookbook/
Tekijä: 274324 Lancaster, Don
Julkaistu: (1969)

Counterexample Guided Abstraction Refinement via Program Execution
Tekijä: Groce, A, et al.
Julkaistu: (2004)

RTL2RTL Formal Equivalence: Boosting the Design Confidence
Tekijä: M V Achutha Kiran Kumar, et al.
Julkaistu: (2014-07-01)

Counterexample-guided abstraction refinement for symmetric concurrent programs
Tekijä: Donaldson, A, et al.
Julkaistu: (2012)

Automated scripts for testing verilog designs with iVerilog
Tekijä: Ng, Gary Jia Hao
Julkaistu: (2015)