Word-level predicate-abstraction and refinement rechniques for verifying RTL Verilog

Word-level predicate-abstraction and refinement rechniques for verifying RTL Verilog

As a first step, most model checkers used in the hardware industry convert a high-level register-transfer-level (RTL) design into a netlist. However, algorithms that operate at the netlist level are unable to exploit the structure of the higher abstraction levels and, thus, are less scalable. The RT...

पूर्ण विवरण

ग्रंथसूची विवरण
मुख्य लेखकों:	Jain, H, Kroening, D, Sharygina, N, al., E
स्वरूप:	Journal article
प्रकाशित:	Institute of Electrical and Electronics Engineers 2008

समान संसाधन

Word Level Predicate Abstraction and Refinement for Verifying RTL Verilog
द्वारा: Jain, H, और अन्य
प्रकाशित: (2008)

Word Level Predicate Abstraction and Refinement for Verifying RTL Verilog
द्वारा: Jain, H, और अन्य
प्रकाशित: (2005)

Word level predicate abstraction and refinement for verifying RTL verilog
द्वारा: Jain, H, और अन्य
प्रकाशित: (2005)

Word-Level Predicate-Abstraction and Refinement Techniques for Verifying RTL Verilog.
द्वारा: Jain, H, और अन्य
प्रकाशित: (2008)

Image Computation and Predicate Refinement for RTL Verilog using Word Level Proofs
द्वारा: Kroening, D, और अन्य
प्रकाशित: (2007)

VCEGAR: Verilog CounterExample Guided Abstraction Refinement
द्वारा: Jain, H, और अन्य
प्रकाशित: (2007)

Verification of SpecC and Verilog using Predicate Abstraction
द्वारा: Jain, H, और अन्य
प्रकाशित: (2004)

Checking consistency of C and Verilog using predicate abstraction and induction
द्वारा: Kroening, D, और अन्य
प्रकाशित: (2004)

Checking Consistency of C and Verilog using Predicate Abstraction and Induction
द्वारा: Kroening, D, और अन्य
प्रकाशित: (2004)

Verifying C++ with STL Containers via Predicate Abstraction
द्वारा: Blanc, N, और अन्य
प्रकाशित: (2007)

Verifying C++ with STL containers via predicate abstraction
द्वारा: Blanc, N, और अन्य
प्रकाशित: (2007)

System verilog RTL modeling with embedded assertions /
द्वारा: Chow, Chee Siang, 1984-, और अन्य
प्रकाशित: (2012)

Predicate abstraction of ANSI-C programs using SAT
द्वारा: Clarke, E, और अन्य
प्रकाशित: (2004)

Predicate Abstraction of ANSI–C Programs using SAT
द्वारा: Clarke, E, और अन्य
प्रकाशित: (2015)

Predicate Abstraction of ANSI-C Programs Using SAT.
द्वारा: Clarke, E, और अन्य
प्रकाशित: (2004)

SATABS: SAT−based Predicate Abstraction for ANSI−C
द्वारा: Clarke, E, और अन्य
प्रकाशित: (2005)

Predicate Abstraction of ANSI-C Programs Using SAT
द्वारा: Clarke, E, और अन्य
प्रकाशित: (2004)

System verilog RTL modeling with embedded assertions[electronic resource] /
द्वारा: Chow, Chee Siang, 1984-, और अन्य
प्रकाशित: (2012)

The RTL design of 32-bit RISC processor using verilog HDL /
द्वारा: Hafizul Hasni Manab, 1987-, और अन्य
प्रकाशित: (2012)

Approximating Predicate Images for Bit−Vector Logic
द्वारा: Kroening, D, और अन्य
प्रकाशित: (2006)

Hooray For Hollywood: Onomastic rechniques in Bentelntans' “Dirty Eddie”
द्वारा: Leonard R.N. Ashley
प्रकाशित: (1988-12-01)

Verification of SpecC using Predicate Abstraction
द्वारा: Clarke, E, और अन्य
प्रकाशित: (2007)

Verification of SpecC using predicate abstraction.
द्वारा: Clarke, E, और अन्य
प्रकाशित: (2007)

The RTL design of 32-bit RISC processor using verilog HDL [electronic resource] /
द्वारा: Hafizul Hasni Manab, 1987-
प्रकाशित: (2012)

Predicate Abstraction with Under-approximation Refinement
द्वारा: Corina S. Pasareanu, और अन्य
प्रकाशित: (2007-02-01)

Counterexamples with Loops for Predicate Abstraction
द्वारा: Kroening, D, और अन्य
प्रकाशित: (2006)

The RTL design of 32-BIT 5- stage pipeline risc processor using verilog HDL /
द्वारा: Lim, Jonie Joo Nee, 1978-, और अन्य
प्रकाशित: (2008)

The RTL design of 32-BIT 5- stage pipeline risc processor using verilog HDL [electronic resources] /
द्वारा: Lim, Jonie Joo Nee, 1978-, और अन्य
प्रकाशित: (2008)

Verification and Falsification of Programs with Loops Using Predicate Abstraction
द्वारा: Kroening, D, और अन्य
प्रकाशित: (2009)

Verification and falsification of programs with loops using predicate abstraction.
द्वारा: Kroening, D, और अन्य
प्रकाशित: (2010)

Model Checking with Abstraction for Web Services
द्वारा: Sharygina, N, और अन्य
प्रकाशित: (2007)

V2c – A Verilog to C translator
द्वारा: Mukherjee, R, और अन्य
प्रकाशित: (2016)

Strengthening properties using abstraction refinement
द्वारा: Purandare, M, और अन्य
प्रकाशित: (2009)

RTL cookbook/
द्वारा: 274324 Lancaster, Don
प्रकाशित: (1969)

RTL2RTL Formal Equivalence: Boosting the Design Confidence
द्वारा: M V Achutha Kiran Kumar, और अन्य
प्रकाशित: (2014-07-01)

Behavioral Consistency of C and Verilog Programs Using Bounded Model Checking
द्वारा: Kroening, D, और अन्य
प्रकाशित: (2003)

Counterexample Guided Abstraction Refinement via Program Execution
द्वारा: Groce, A, और अन्य
प्रकाशित: (2004)

Automated scripts for testing verilog designs with iVerilog
द्वारा: Ng, Gary Jia Hao
प्रकाशित: (2015)

RTL Conversion Method From Pipelined Synchronous RTL Models Into Asynchronous Ones
द्वारा: Shogo Semba, और अन्य
प्रकाशित: (2022-01-01)

Counterexample-guided abstraction refinement for symmetric concurrent programs
द्वारा: Donaldson, A, और अन्य
प्रकाशित: (2012)