Skip to content
VuFind
English
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Sprog
Alle Felter
Titel
Forfatter
Fag
Klassifikationsnummer
ISBN/ISSN
Tag
Find
Udvidet
Relieving capacity limits on F...
Citér dette
Stav dette
Email dette
Udskriv
Eksportér post
Eksportér til RefWorks
Eksportér til EndNoteWeb
Eksportér til EndNote
Permanent link
Relieving capacity limits on FPGA−based SAT−solvers
Bibliografiske detaljer
Main Authors:
Haller, L
,
Singh, S
Format:
Conference item
Udgivet:
2010
Beholdninger
Beskrivelse
Lignende værker
Medarbejdervisning
Beskrivelse
Summary:
Lignende værker
FYalSAT: High-Throughput Stochastic Local Search K-SAT Solver on FPGA
af: Young-Kyu Choi, et al.
Udgivet: (2024-01-01)
A SAT Solver for Circuits Based on the Tableau Method
af: Egly, U, et al.
Udgivet: (2010)
FPGA-Based Hardware/Software Co-Design of a Bio-Inspired SAT Solver
af: Anh Hoang Ngoc Nguyen, et al.
Udgivet: (2020-01-01)
AvatarSAT: An Auto-tuning Boolean SAT Solver
af: Ganesh, Vijay, et al.
Udgivet: (2009)
Local Consistency and SAT-Solvers
af: Petke, J, et al.
Udgivet: (2010)